单项选择题
下列数据类型声明错误的是（）。
A.wire [0：3]state；
B.wire data_i [2：0]；
C.reg [2：0]C_mem [0：7]；
D.reg m2[15：0]；
点击查看答案
相关考题
-
单项选择题
关于BlockRam说法正确的是（）。
A.BlockRam的深度和位宽是可以配置的
B.BlockRam可以分割使用充分利用资源
C.BlockRam是片上动态存储器
D.同一芯片BlockRam的大小可以是不同的 -
单项选择题
在Verilog HDL中，错误的整数表示是（）。
A.15
B.4’2000
C.32’hff
D.’b1011_0101 -
单项选择题
ModelSim SE进行Verilog HDL仿真验证非必须的仿真库是（）。
A.simprims_ver
B.XilinxCoreLib_ver
C.unisims_ver
D.std_ver
